Homebrew Receiver. Предварительный усилитель низкой частоты на ОУ, RF смеситель. Part 2.

В продолжение самодельного простого приемника прямого преобразования http://sdr-labs.com/blog/homebrew_receiver_uhc/ запись в блоге о продолжении. В данном случае одна из главных частей приемника прямого преобразования - предварительный усилитель низкой частоты и смеситель. Усилитель решил не мудрить, и собрать на ОУ. Смеситель - на 74lvc1g3125 - просто у меня их лента, закупился давно добром :) Поэтому применяю их где только можно. Ниже фото.

Предварительный усилитель низкой частоты на ОУ, RF смеситель

Принципиальная схема, нарисованная в EDA KiCAD:

Принципиальная схема предварительный усилитель низкой частоты на ОУ, RF смеситель

Homebrew Receiver. Простой усилитель низкой частоты на транзисторах. Part 1.

Решил немного отвлечься от высокотехнологичных и сложных sdr приемников и собрать простой приемник прямого преобразования на дискретных элементах с монтажом на пятачках. Все как в старые добрые времена :) Тем более, недавно приобрел верньер от Р311, и его нужно было куда нибудь приспособить.

Так как устройство будет собираться не по готовой схеме, а поблочно разрабатыватся с нуля, по мере сборки, т.е. это процесс творческий, было решено написать цикл статей.

Первая статья посвящена оконечному усилителю низкой частоты. Академически правильно РПУ (радиоприемное устройство) проектировать в направлении прохождения сигнала по тракту, т.е. от антенного входа к УНЧ. Но я решил поступить наоборот …

Verilog модуль I2S для ПЛИС

При отладке программной части шилда sdr shortwave для raspberry pi http://sdr-labs.com/blog/rpi_shortwave_shield/, а именно конфигурирование аудио-кодека cs4272 и отладки аудио драйвера интерфейса i2s для raspberrypi возникла потребность в тестовом I2S передатчике, который был реализован на ПЛИС FPGA EP2C5T144.

Была задействована вот эта отладочная плата http://sdr-labs.com/blog/otladochanya_plata_plis_fpga_ep2c5t144/.

Ниже показан verilog код модуля TX I2S:

module tx_i2s (
     input wire reset,  
     input wire mclk,
     output reg lrck,
     output reg sclk,
     output reg sdata
);

reg[5:0] counter; 
reg[31:0] lShiftReg;
reg[31:0] rShiftReg;
integer i;

always @ (posedge mclk or posedge reset)
begin
    if(reset)
    begin …

Симуляция verilog кода с помощью Icarus-Verilog

При сколь-нибудь сложном проектировании с использованием verilog возникает необходимость симуляции, для проверки корректности работы блока схемы. Для простых случаев, раньше можно было воспользоватся встроенным в Quartus симулятором. Но он уже давно выпилен из Quartus IDE. Взамен нам предлагают использовать ModelSim. Проблема в том, что он бесплатный только для простых проектов. И еще одна проблема - его интерфейс слишком перегружен. И еще одна - сложность установки в linux.

К счастью существует open source альтернатива, в виде Icarus-Verilog, которая лишена вышеперечисленных недостатков.

Для windows, перейти по ссылке http://bleyer.org/icarus/, скачать дистрибутив, установить.

Для linux. Программа включена в стандартный ubuntu репозиторий.

sudo apt-get …

Установка Quartus 13 на linux

В отличие с установкой Quartus13 на windows, установка на linux не проxодит так гладко. Здесь я опишу решение проблем, с которыми я столкнулся при установке Quartus 13 на linux, а именно KDE Neon 5.13 x64. Почему именно Quartus 13? Потому что эта последняя версия, которая поддерживает cyclone2, а именно EP2C5T144C8 - снятая с производства ПЛИС, которая не рекомендуется в новых разработках. Но, цены на отладочные платы с этими ПЛИС имеют достаточно вкусные цены на eBay. Так почему бы и не использовать их в хобби?

Проблема номер раз. На сайте intel, где можно скачать Quartus 13 Web Edition, написано - "** On 64-bit …

Page 1 / 4 »